2025-03-05 18:03:07
152
716
每次调用iic驱动的时间间隔太长了，adc连续采样的速率高且没有多的寄存器缓存数据，所以用户得及时取数据，否则就会产生数据丢失；于是就需要一个快速的取数据方式，而fpga的时间以8ns为单位，它可以做到快速取数据；但是用户没法这么快的从fpga那边取数据，于是就需要用DMA，给fpga存放数据，最后用户再从DMA中取数据_fpga采样
2025-03-04 11:03:58
870
926
XilinxFPGA（FieldProgrammableGateArray，现场可编程门阵列）是一种非常灵活且强大的硬件平台，广泛应用于数字信号处理、嵌入式系统、软件定义无线电等领域。以下是一些关于XilinxFPGA开发使用的要点和技巧总结：_xilinx 启动时ecc
2025-03-04 11:03:34
591
856
MicroBlaze是Xilinx公司提供的一款32/64位软核嵌入式处理器，是一款高度灵活可配置的易用型处理器，它能够利用FPGA内部通用资源和相关IP核，实现可编程片上系统（SOPC）的设计。该处理器采用32位RISC（Reduced Insrtction System Computer）优化结构和Harvard总线结构，广泛适用于Spartan、Virtex和Artix等系列的FPGA。_fpga软核microblaze
2025-03-04 11:03:33
530
306
文章为学习记录。以配置AXI4协议接口MIG IP为例，介绍配置过程中各个选项卡的参数。_mig ip核配置
2025-03-03 13:03:19
130
87
开始的时候画时序图都是拿 visio 硬连，但是那个线宽太难统一了，丑不拉几的，遂学习 waveform 语法使用代码来画时序图。
2024-09-18 01:09:58
124
451
本章接下来的内容，将着重介绍如何得到要求的GBW与PM，同学们可以参照对比sansen第五、六章学习，但抛开课本，也完全可以理解本部分的内容。我们会将重点放在如何通过给定的指标——相位裕度以及GBW，得到合适的小信号参数——第一级跨导gm1、第二级跨导gm2以及密勒补偿电容Cc，而抛开诸如“开环频率响应与闭环频率响应的关系”、“为什么需要70°的相位裕度，频率响应才能完全没有尖峰”以及“频率特性与其他指标如何折中”等问题。_如何增加运放的gbw
2024-08-18 22:08:09
810
908
本文主要分析[IP_Flow 19-3478] Validation failed for parameter 'My M00_A00_ADDR_WIDTH(M00_A00_ADDR_WIDTH)' with value '11' for BD Cell 'GP0_SW/xbar'. PARAM_VALUE.M00_A00_ADDR_WIDTH must be > 12 when protocol is AXI4 or AXI3错误，并解决该错误。_vivado validation failed 找不到位置